8月11日，Chiplet（芯粒）概念股持续走高。 

图片来源：东方财富

  成分股中，截至8月11日午间收盘，文一科技（600520）、同兴达（002845）涨停，大港股份（002077）、苏州固得（002079）涨超6%，气派科技（688216）、华天科技（002185）等涨超3%。

  8月10日，在美国总统拜登签署《芯片和科学法案》，白宫发布的一份相关简报中，提及“建议开发chiplet platform（芯粒平台），使初创公司和研究人员能够以更低的成本更快地进行创新”。

  8月3日，UCIe联盟官网发布公告，宣布其董事会在十家创始会员之外，选举新增阿里巴巴、NVIDIA两家成员单位。

  众人都在说的Chiplet到底是什么？

  其实这已经不是第一次Chiplet掀起讨论热潮，早在3月3日，Chiplet就已经重磅出现在众人视野之中。

  英特尔、AMD、Arm、高通、台积电、三星、日月光、谷歌云、Meta、微软等十大行业巨头联合成立了Chiplet标准联盟，正式推出了通用Chiplet高速互联标准“Universal Chiplet Interconnect Express”（通用芯粒互连，简称“UCIe”），旨在定义一个开放、可互操作的芯粒（Chiplet）生态系统标准。

图片来源：UCle官网

何为Chiplet？为何要Chiplet？

  UCle中的“C”，代表Chiplet，意为芯粒，也被称为小芯片。

  Chiplet被看作是延续摩尔定律的重要途径，通过将复杂芯片的不同功能分区制作成单独芯片，再使用先进封装，将这些不同工艺节点和不同材质的芯片组合在一起，形成一个系统芯片，突破传统SoC制造面临的诸多挑战（光罩规模极限和功能极限等），大幅降低设计生产成本。

  目前，摩尔时代“内卷”激烈，在2020年，NVIDIAA100 GPU联合台积电7nm工艺，可以在7nm的硅片上放置540亿晶体管。预计在2022年，NVIDIAH100 GPU与台积电5nm工艺结合，晶体管数量可达1000亿。

  由此可见，在延续摩尔定律的这条路上，工艺微缩已经快走到极致。尽管随着时间的推移，芯片工艺将突破2nm甚至向1nm进军，但许多科技公司已经负担不起高昂的费用。

  拿台积电举例，台积电7nm工艺的晶圆单价差不多接近1万美元，而到了3nm将会是7nm的约4倍，是5nm的2倍。例如台积电目前成熟工艺订单爆满，但3nm的生产线处于“空产”状态。造价飙升已经让不少科技巨头望而却步，纷纷转向异构异质集成，拒绝在工艺上死磕。

  早在戈登摩尔在阐述摩尔定律的原话里，曾提到“利用不同封装和互连的小芯片组合，可能会使组合成的大系统相比之以往更加经济实惠。”意思是更便宜集成电路（Integrated Circuit）从一开始就并非要求必须是同一类型、同一工艺、同一材料，这也让异质异构集成成为理所应当的代替方案。

图片来源：anandtech

  异质异构集成的基本部件就是“Chiplet”。Chiplet与单片SoC和IC载板相比较，在设计时间、风险、功耗等方面具有综合优势，尤其是成本和性能优势。

  最早异构Chiplet产品是Xilinx（赛灵思）和台积电合作的FPGA，2011年推出的V7四个同构的裸片（28nm工艺），堆在了65nm的硅转接器上。2012年推出的V7，除了逻辑单元，还在硅转接器上堆叠收发器。可以看到，异构技术既可以堆叠不同工艺的芯片，也可以堆叠除了硅以外不同材料的芯片（CSi、GaN等）。

  目前的异构Chiplet产品已经部分应用在xPU和DRAM上，例如三星的3D NAND Flash，随后SK Hynix、英特尔、AMD等知名芯片厂商在过去10年里纷纷推出了自己的异构Chiplet产品，为工艺微缩达到瓶颈做好提前准备。

  根据上述特性介绍，可以看出低成本、迭代快、可拓展性是Chiplet的三大优势。

  其中，节约成本是最直接，也是最大的优势。Chiplet设计初衷很大程度上就是为了节约芯片研发综合成本，芯片面积越大，越能体现Chiplet给产品成本带来的益处。

  迭代快是指Chiplet可以做到局部迭代某颗裸片（die）而不用大刀阔斧地修改整体架构，大大缩短迭代周期，侧面降低研发成本。

  可拓展性，也就是上文提到的可以堆叠不同工艺、不同材料的芯片。只要能保留接口，后续即使要增加算力或者网关裸片，在原有接口的基础上继续增加即可，不需要重新设计全新的芯片。

UCle：统一接口 互联互通

图片来源：电子技术设计

  既然不少厂商已经有了制备异质异构芯片的能力了，那么UCle的意义在哪？

  上图所示，该图是美满电子创始人周秀文博士在ISSCC 2015上提出MoChi（Modular Chip，模块化芯片）架构的概念。我们可以将一个个Chiplet看作是上图“积木”状的物品。

  UCle的作用为每一个“积木模块”制定统一标准化的“接口”，也就是文章最开始提到的“统一用语”。

  目前市面上各类Chiplet琳琅满目，各厂商的接口也不尽相同，如同中国古代的“春秋战国”。大家都是芯片，但没有办法“拼装”在一起，无法实现未来类似web3.0时代的互联互通、连接万物的理想。

  书同文、车同轨。UCle将不同晶圆厂的链接IP标准化，并没有着急去制定一个全新标准，而是先统一使用英特尔公司成熟的PCle和CXL（Compute Express Link）互联网总线标准，即“UCle1.0”。

  其中，PCIe提供了广泛的互操作性和灵活性，而CXL可用于更先进的低延迟/高吞吐量连接，如内存（CXL.mem）、I/O（CXL.io），以及加速器，如GPU和ASIC（CXL.cache）。

  UCIe标准确定后，未来的异构芯片将不再单打独斗，拥有可靠的数据传输和链路管理，不同芯片厂商和不同制作工艺之间建立统一“沟通用语”，参与联盟的芯片厂商可以共用一套“语言系统”。如此一来，各公司技术壁垒被打破，实现真正的互联互通，极大程度上降低复杂芯片的研发和制作成本。

  更为重要的是，设计者和芯片制造商都可以利用现有的PCIe/CXL软件，将芯片设计走向更加灵活的设计思路，满足多样化定制需求，最大化地将各晶圆厂和科技公司的优势相结合，在高效设计、封装、成本方面达到完美的平衡点。

Chiplet未来发展格局

  当前，Chiplet生态还属于早期阶段，设计公司把自己原有的大芯片分拆成裸片后进行叠加，并让先进的封装公司利用现有的2.5D、3D技术组装起来。此外，目前这些Chiplet没有一个正确的协议，行业采取的方法是将不同的芯片单独封装在一起，用一根总线来连接Chiplet，芯片之间的延迟增大、传输效率降低，测试整体失败率非常高。

  随着Chiplet风势越来越盛，设计厂商不再满足于简单拼接裸片，而是将先前组装而成的大芯片中Chiplets进行重复使用或更新迭代，工艺和互联标准也将逐渐统一，光从测试这方面来说，测试信号可以从封装I/O一直传递到顶部芯片，得到一次性收集。

  未来，当Chiplet迈入成熟期时，强IP核时代到来，同时还会诞生一批新的公司，例如Chiplet设计公司、集成小芯片的大芯片设计公司、有源基板供应商、用于封装Chiplet的EDA公司等。

Chiplet部分相关公司

芯原股份

  中国首批加入UCIe联盟的企业之一；公司一直在致力于Chiplet技术和产业的推进，通过“IP芯片化，IP as a Chiplet”和“芯片平台化，Chiplet as a Platform”，来实现Chiplet的产业化。

长电科技

  公司已加入UCIe产业联盟；公司于21年推出了XDFOI™全系列极高密度扇出型封装解决方案，该技术是一种面向Chiplet的极高密度，多扇出型封装高密度异构集成解决方案，包括2D/2.5D/3D Chiplet，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的一站式服务。

华天科技

  公司掌握Chiplet相关技术。

通富微电

  公司已大规模封测Chiplet产品；公司在Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等方面均有布局和储备。

寒武纪

  公司21年11月推出的思元370是训推一体人工智能芯片，不直接对标友商最新推出的旗舰芯片产品；思元370是寒武纪首款采用Chiplet技术的AI芯片，采用7nm制程工艺，最大算力高达256TOPS(INT8)，是寒武纪第二代产品思元270算力的2倍。
 

文一三佳科技

  公司一直在关注包括该技术在内的先进封装技术发展趋势。

同兴达

  公司昆山同兴达芯片先进封测（GoldBump）全流程封装测试项目团队掌握Chiplet相关技术，未来可根据市场端客户需求投入该工艺制成的生产。

劲拓股份

  公司半导体芯片封装炉及Wafer Bumping焊接设备等半导体热工设备的应用领域涵盖Chiplet领域的Bumping回流等封装工艺环节。

其他

  超摩科技、芯励智能、赛昉科技、奇普乐、芯动科技、巨路创新、北极雄芯、奇异摩尔、泰研半导体、锐杰微、海芯微、气派科技、大港股份、苏州固德等。

  以上只列出常见业务涵盖chiplet的公司，不做任何投资建议。

  半导体行业和多个应用领域对微电子器件性能提升和成本下降的需求，催生了Chiplet方法，多个政府机构和大公司在积极推进Chiplet的研究，也取得许多成果，进一步证实Chiplet的可行性和生命力。尽管目前Chiplet领域各方面尚未成熟，但对于高性能产品来说，Chiplet技术所占比重还会不断增加。