11月15日消息，CXL 互连技术的升级规范版本3.1本周宣布，规范更新提供了更快、更安全的计算环境和更强大的技术基础，可将数据中心转变为巨型服务器。

新规范将支持 DDR6 内存，该内存仍在开发中。DDR 标准制定组织 JEDEC 尚未广泛讨论 DDR6。

英特尔和AMD服务器芯片目前支持DDR5，但尚未指导对DDR6的芯片组支持。大多数硬件和云提供商都支持 CXL。

CXL 3.1 是一年多前推出的 CXL 3.0 的改进。CXL 协议是系统中芯片、内存和存储之间的通信链路。

CXL 3.0 规范基于 PCIe 6.0，数据传输速度高达每秒 64 千兆传输。它比其前身 CXL 2.0 快两倍，CXL 2.0 基于 PCIe 5.0，并且正在进入服务器系统。

随着 AI 等技术的普及，CXL 已成为芯片组的重要组成部分。机器学习应用程序需要大量内存和带宽。CXL 允许跨服务器池化存储和内存。

CXL 3.1 协议可以打开更多的点对点通信，将内存和存储分解到单独的盒子中。通过传统网络和互连技术进行分解的讨论已经讨论了十年，但 CXL 提供了提供各种计算资源所需的可扩展性。

CXL 3.1 规范提供了一个支持新型内存的开放，还可以更有效地将数据重新路由到内存和加速器。

一项重要的改进是将结构上的内存资源汇集到一个全局地址下。该功能称为全局集成内存，对于在内存和其他资源之间建立更快的连接非常重要。

加速器还将能够直接与内存资源通信。基于端口的路由的新功能有助于更快地访问内存资源。

CXL 3.1 还提供了在受保护环境中执行数据的hooks 。引入这项技术是为了支持机密计算，英特尔的 Sapphire Rapids 中已经引入了 TDX 指令，并在 AMD 的芯片中引入了 SNP-SEV 功能。

新规范定义了一种安全协议，该协议在数据在内存、处理器和存储之间移动时扩展了安全环境。

该协议将检测需要对连接进行身份验证以打开硬件保险库以访问代码或信息的环境。这些信息可能位于处理器、内存或存储上。英特尔、Microsoft 和其他公司有不同类型的证明方法来验证尝试在安全环境中访问数据的连接。