5月9日消息，楷登电子（美国 Cadence 公司）近日宣布推出基于 Cadence® Integrity™ 3D-IC 平台的新设计流程，以支持 TSMC 3Dblox™ 标准。

  据了解，TSMC 3Dblox 标准适用于在复杂系统中实现 3D 前端设计分区。通过此次最新合作，Cadence 流程优化了所有 TSMC 最新 3DFabric™ 供需目录上的产品，包括集成扇出（InFO）、基板上晶圆上芯片（CoWoS®）和系统整合芯片（TSMC-SoIC®）技术。利用这些设计流程，客户能够加速先进的多芯片封装设计开发，以应对面向新兴的 5G、AI、手机、超大规模计算和物联网应用。

  Cadence Integrity 3D-IC 平台结合了系统规划、封装和系统级分析功能，是一个完整的解决方案，且经过了 TSMC 3DFabric 和 3Dblox 1.5 规格认证。基于该平台的流程包含了一些新的功能，如 3D 布通率驱动的 bump 分配和分级 bump 资源规划。

  Integrity 3D-IC 平台本身就支持 3Dblox，3Dblox 为 Cadence 系统分析工具提供了一个无缝接口，通过 Cadence Voltus™ IC Power Integrity Solution 和 Celsius™ Thermal Solver 系统分析工具进行早期电源供电网络（PDN）和热分析，通过 Cadence Quantus™ Extraction Solution 和 Tempus™ Timing Signoff Solution 提供提取和静态时序分析，并通过 Cadence Pegasus™ Verification System 提供系统级电路布局验证（LVS）检查。