4月18日消息，晶圆代工龙头台积电在年报中指出，去年提升研发费用至44.6亿美元，全年研发总支出占营收比重达7.9％，此一研发投资规模相当于或超越了许多其他高科技领导公司的规模。台积电加强3纳米及2纳米先进工艺研发及3DFabric平台先进封装技术推进，协助客户克服每18个月半导体运算能力大幅提升的摩尔定律所面临的持续挑战，并延续台积电在技术上的领导地位。

  台积电加快先进工艺研发，3纳米N3工艺使用鳍式场效电晶体（FinFET）结构提供客户最成熟的技术、最优异的效能、以及最佳的密度。N3预计在今年下半年量产。台积电亦推出N3E工艺作为3纳米家族的延伸。

  N3E的量产时间预计在N3量产后一年进行，有信心3纳米家族将成为台积电另一具长期大量需求的工艺技术。

  台积电进一步提升5纳米家族的效能、功耗和密度，推出了4纳米N4P和N4X工艺，以支援下一波的5纳米产品。相较于N5工艺，N4P效能提升11％，针对高负载的高效能运算（HPC）产品推出N4X工艺，该工艺为台积电第一个极高效能半导体X系列的技术，N4X的效能较N5提升15％。N4P预计于今年下半年完成首批产品设计定案，N4X预计在明年上半年进入试产。

  台积电去年进入2纳米N2工艺技术的开发阶段，着重于测试载具设计与实作、光罩制作及矽试产等，主要进展在于提升基础工艺设定、电晶体与导线效能。

  在微影技术部份，台积电研发组织藉由提升晶圆良率达到可靠影像以支援3纳米试产，并提升极紫外光（EUV）的应用、降低材料缺陷与增进平坦化的能力，以支援2纳米技术的开发。台积电亦通过2纳米光罩材料与光罩工艺的基础开发，持续精进EUV光罩技术，2纳米预期2025年开始生产。

  在先进封装技术方面，台积电3DFabric平台设计解决方案将和电晶体微缩互补，提升系统级效能。

  在系统整合晶片方面，台积电去年在客户产品上成功展示具备优异电性表现的晶片对晶圆（CoW）技术。另外，台积电完成新一代InFO及CoWoS先进封装验证，支援客户的HPC应用及具备增强散热性能的行动应用。

  包图