英特尔公布芯片堆叠技术

12月13日消息，英特尔旗下“组件研究集团”对外公布多项新技术，据称可以在未来十年帮助英特尔芯片不断缩小尺寸、提升性能，其中一些技术准备将不同芯片进行堆叠处理。在美国旧金山举办的一次国际半导体会议上，该团队通过多篇论文公布了上述新技术。

传统芯片在二维方向上制造，在特定面积内整合更多晶体管。英特尔技术团队提出一个新的技术突破方向，那就是在三维方向上堆叠“小芯片”，从而在单位体积内整合更强大的晶体管和计算能力。

该公司展示的技术显示，可以在相互叠加的小芯片上实现十倍于传统数量的通信连接管道，这也意味着未来小芯片一个叠加在另外一个“身上”的空间很广阔。英特尔技术团队表示，通过晶体管堆叠技术，可以使得在单位尺寸内整合的晶体管数量增长三成到五成。