对于许多高性能和数据中心应用来说，低延迟是确保成功的一个关键因素。例如，金融交易和投资公司对交易执行速度有着极高的要求。在许多情况下，这些交易机会转瞬即逝，因此，使用在 FPGA 中实施的可编程逻辑来执行交易将带来显著的竞争优势。相比仅使用软件，这种方式能够帮助公司在市场中抢占先机。

 

 

金融服务混合交易挑战

交易系统最初依赖于交易大厅中的专业人员，后来演化为在台式机上运行的自动软件交易系统。如今，这些系统进一步发展为在并置服务器上运行的系统。这些系统经过了多项优化，能够显著降低交易延迟。现有的交易平台通常依赖于 CPU 和 网卡这样的传统硬件，前者需要以最快的时钟速率运行，而后者则需要绕过操作系统内核。虽然这种方法可将交易延迟降至数微秒，但其性能优势已经不再明显，用户有更好的平台可以选择。为了进一步降低延迟并获得确定性的响应时间，全球范围内的企业正在部署基于 FPGA 技术的平台。这些 FPGA 平台使用硬件逻辑（而非软件），能够高效运行超低延迟交易算法。

 

要创建在 FPGA 硬件中运行的逻辑，企业需要高度专业化的技术。通常这些设计需要使用 VHDL 和 Verilog 等底层设计语言进行编码。大多数交易公司都可以在软件中编写算法，但只有极少数才掌握在逻辑中实施算法所需的技能。因此，快速逻辑能够帮助交易公司赢得交易和竞争优势，而在软件中运行算法的公司将会错失交易机会。该解决方案简介探讨了如何缩小这种竞争差距。

 

超低延迟交易平台解决方案

Algo-Logic 和英特尔联手开发了一款高速参考框架设计，用于将高速交易所需的网络堆栈卸载至在英特尔® FPGA 可编程加速卡（英特尔® FPGA PAC）D5005 平台上的英特尔® Stratix® 10 FPGA 中运行的逻辑。该框架包含一个快速 PCIe 接口（AlgoLogic Fast Data Mover）、一个从 C/C++ 到 FPGA（高级合成（HLS））的业务逻辑实施区域、一个 TCP/IP 卸载引擎和超低延迟（ULL）10GbE 媒体访问控制（MAC）。

 

交易系统开发人员可以直接利用该框架将网络堆栈卸载至 FPGA 逻辑，并使用这个性能更高的平台来替代网卡。此外，如果交易系统开发人员想要将算法迁移至逻辑，可以利用英特尔® Quartus® Prime 软件中的英特尔® 高级合成编译器（英特尔® HLS 编译器） 将 C/C++ 代码映射至 FPGA。核心业务逻辑能够触发交易，或通过执行交易前风险检查确保合规性。借助英特尔 HLS 编译器，便无需为核心业务逻辑编写底层 VHDL 或 Verilog 代码，从而节省大量的时间和精力。这种超低延迟交易平台目前可用于英特尔 FPGA PAC D5005 板卡，该板卡通过了相关验证，能够在主流的 OEM 服务器中使用。

 

低延迟数据框架结构图

 

Algo-Logic 首席执行官 John W. Lockwood 博士指出：

过去十年，Algo-Logic 在多个市场帮助客户将算法从软件迁移至 FPGA 硬件，最新的解决方案基于出色的英特尔® FPGA PAC D5005。该平台和 Algo-Logic 低延迟 Data Mover 解决方案非常适用于混合交易场景，其算法可以在软件和 / 或 FPGA 逻辑中运行。